華為「韜定律」 改寫全球半導體規則

大公報綜合新華社、第一財經報道，今年5月，一個由中國企業命名的定律，正在全球半導體界引發一場「巨震」。當西方產業界還在為「摩爾定律是否走到盡頭」而爭論不休時，華為技術有限公司董事、半導體業務部總裁何庭波，在國際電路系統研討會（ISCAS 2026）上發布了一個全新的技術演進方向——「韜（τ）定律」，為半導體與電子系統演進提供全新指導原則。

在芯片產業中，傳統芯片技術演進的核心邏輯是將晶體管越做越小，但這條路正逼近物理和經濟的雙重極限。而華為此次公布的定律則是將芯片發展的關注焦點從傳統的「幾何空間縮微」（把晶體管做小）轉向了「時間縮微」（把信號傳輸時間縮短），通過邏輯折疊等技術，實現半導體與電子系統的持續演進。業內人士分析認為，韜（τ）定律將全方位提振國內芯片產業信心，利好全產業鏈發展。

蔻町智能聯合創始人、CTO陳秋武表示，在現代信息技術飛速發展的半個多世紀中，半導體產業的繁榮與演進始終圍繞着一個被奉為圭臬的底層邏輯——摩爾定律：通過不斷縮小晶體管的物理尺寸，集成電路在單位面積內能夠容納更多的計算單元，從而實現芯片性能指數級攀升與單位計算成本持續下降。然而，隨着硅基工藝節點向亞納米時代挺進，這一基於「幾何縮微」的單向演進路徑正面臨嚴峻的物理極限和經濟效益雙重挑戰。

在此行業背景下，華為正式推出韜（τ）定律。多位行業人士表示，相較於摩爾定律聚焦芯片單一維度的尺寸迭代，韜（τ）定律構建起貫穿器件、電路、芯片到系統層面的多層級協同優化體系。這將強化體系化的能力，而不單是芯片的能力。

從器件到系統全面突破

「該體系以系統性降低時間常數τ為目標，旨在驅動各層級性能、能效、晶體管密度的持續提升。」何庭波詳解：在器件層面，通過優化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數τ；在電路層面，通過邏輯折疊技術突破傳統平面布局的物理邊界，顯著縮短關鍵路徑的走線長度並有效降低信號傳播的電阻和電容負載，實現晶體管密度和電路性能大幅提升；在芯片層面，通過「軟件、架構、芯片」的全棧軟硬芯協同設計，基於實際工作負載實現指令流和數據流的細粒度控制，提高系統級並行度和效率，大幅降低端到端執行時間；在系統層面，定義靈衢總線，重構計算系統互聯協議，實現超節點的統一內存編址和原生內存語義，大幅降低系統通信時延。

全球計算聯盟秘書處CTO苗福友對韜（τ）定律的創新價值予以高度認可。他表示，韜（τ）定律突破傳統體系局限，綜合架構創新、Chiplet、先進堆疊等多項前沿技術，從通信時延這一維度重構計算性能評價標準，為行業發展提供了全新思路與重要突破方向。

麒麟芯片率先採用邏輯折疊技術

事實上，韜（τ）定律並非純理論構想，而是經過長期落地驗證的成熟技術體系。何庭波披露，過去六年，華為基於韜（τ）定律已成功設計和量產381款芯片，廣泛覆蓋千行百業數字化轉型需求。其中，計劃於2026年秋季推出的麒麟芯片，率先採用邏輯折疊技術，性能大幅提升。預計到2031年，基於韜（τ）定律的高端芯片晶體管密度將達到1.4納米製程的同等水平。

針對該定律對國內半導體產業鏈的影響，業內人士分析認為，韜（τ）定律將全方位提振國內芯片產業信心，利好全產業鏈發展。短期來看，將直接帶動國內半導體材料、製造、封測等上下游企業發展；長期來看，為國內芯片設計企業規避先進製程受限風險、突破技術瓶頸，提供了全新的可行路徑。同時業內也直言，這條全新演進路徑仍面臨諸多挑戰，該技術體系依託華為長期高強度研發投入與技術積累成型，行業內多數企業難以快速復刻，半導體產業的全新升級之路依舊任重道遠。

「沒有退路就是勝利之路」

2019年5月，美國制裁華為，華為公司董事、半導體業務部總裁何庭波發布一封內部公開信，宣布芯片「備胎」轉正，引發了外界廣泛關注。「回顧過去六年，這一路走來困難重重，這種苦只有親歷者才知道，沒有退路就是勝利之路。」何庭波說。

「公司很支持，成立了『莫邪』工作小組，說是小組，但實際上這個小組有數萬人。」何庭波回憶，大家歷經七年辛苦，竭盡全力去奮鬥，為戰略突圍作出貢獻。「莫邪」工作小組的命名來自中國古代的一個鑄劍傳說，最後是通過鑄劍人大無畏的犧牲，才鑄成「莫邪干將」。

「不能說它相當於2納米，因為它不是用幾何尺度來衡量的。但是從性能、集成度、晶體管密度等方面看，相比過去的提升是『跳躍性』的。」何庭波說，「未來5年到10年，我們有信心在『韜（τ）定律』下穩步前進。這條路徑的『加速度』跟另外一條路徑相比，會越來越好。」

後摩爾時代的競爭，不會只看誰的晶體管更小，還會看誰的信息系統更高效。摩爾定律從提出到被行業接受，用了10年的時間。「我們走到這一步，要感謝很多合作夥伴的共同探索。未來十年，沒有一個公司能完成所有答案，歡迎學術界、產業界志同道合的夥伴加入，面對電子行業的共同難題，協力探索前行之路。」何庭波說。

何謂「韜定律」？

「韜」是希臘字母τ（tau）的漢語音譯。

在電路理論中，τ代表時間常數─信號從一種狀態切換到另一種狀態所需的時間。τ越小，電路切換越快。

在過去半個多世紀裏，摩爾定律通過不斷縮小晶體管幾何尺寸來推動芯片性能增長。然而，隨着硅基工藝逼近物理極限，繼續縮小晶體管的成本和難度急劇攀升。

而韜定律提出以「時間縮微」替代「幾何縮微」作為半導體與電子系統演進的新指導原則─通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，從而實現半導體與電子系統的持續演進。

不信邪不怕鬼 中國定義將改變世界

今天，中國在全球半導體領域首次提出指導產業發展的新原則。

華為發表「韜（τ）定律」，提出以「時間縮微」替代「幾何縮微」，通過邏輯折疊等創新技術，實現半導體與電子系統的持續演進。並且，華為已量產的381款芯片，證明了該定律的可行性、有效性以及商業前景。

這不只是一次技術定律的發布，更是一次產業發展路徑的宣示，給中國建設科技強國、實現科技自立自強帶來多重啟示。與其被路徑依賴鎖死，不如另闢蹊徑通向「珠穆朗瑪」。

近年來，摩爾定律面臨物理極限和經濟效益雙重挑戰，如何跨越傳統工藝路徑的局限，探索出一條全新的可持續演進路線，成為人工智能時代的必答題。華為最先遭到技術封鎖，最早遇到這道題，也率先做出了創新探索。「韜（τ）定律」不以幾何尺寸論英雄，而以邏輯折疊和時間效率取勝，在摩爾定律之外開啟「第二曲線」，豐富了全球半導體產業發展路徑。這樣的中國方案，富有中國智慧。

哪裏有封鎖，哪裏就有突圍；哪裏有打壓，哪裏就有創新。

面對一些國家脫鈎斷鏈、小院高牆的封鎖打壓，我們沒有被外界壓力打垮，也沒有被各種悲觀論調迷惑。華為走上「科技史上最為悲壯的長征」，不斷攻克「婁山關」「臘子口」；幾年前那張廣為流傳的「卡脖子」技術清單，正在逐一銷號……我們不僅實現關鍵核心技術自主可控，更在技術發展上勇於換道超車。這表明，只要保持自立自強的志氣、骨氣、底氣，不信邪、不怕鬼、不怕壓，就能把封鎖打壓變成發展機遇，就能在科技創新上找到新的可能性。

從「北斗組網」到5G引領，從芯片突圍到人工智能領先，中國科技創新在應對壓力中突圍，在克服挑戰中躍升。半導體的新突破再次表明：所有的困難和挑戰，都是中國向更高發展境界攀升的台階。

無懼打壓封鎖 衝破「唯製程論」桎梏

韜定律之所以令行業震動，關鍵在於它首次打破了「唯製程論」的桎梏。這並不是說先進製程不再重要，而是芯片性能提升的路徑不再只有一條。這條路，其實是被逼出來的。近些年，華為等中國企業一再遭受國外打壓、封鎖，無法獲得最先進EUV和領先代工廠服務。「脖子」越卡越緊，只能放手一搏。

過去六年，華為基於韜定律的技術思路，已設計並量產了381款芯片，覆蓋通信、計算、終端等多個領域。事實證明，不依賴最先進節點，通過系統級的時間優化，同樣可以實現芯片代際性能提升。

值得一提的是，圍繞「幾何縮微」之外的替代路徑，行業在多個方向上已有探索。比如，英偉達在系統集成上加大投入，AMD追求小芯片和先進封裝技術，蘋果的M系列芯片的成功，很大程度上也歸功於硬件與軟件的垂直集成……不難看出，工程上大家都有自己的解題思路，其中不少方案涉及垂直集成、三維堆疊等，與韜定律頗為一致。

一直以來，中國在半導體領域都是跟隨者。此番中國企業通過大量實踐率先提出新定律，無疑讓我們在新一輪競爭中掌握了主動權、定義權。恰如業內人士所感慨的，「中國，開始制定芯片遊戲規則了。」

當然，對於這一新定律，輿論場上也有不同聲音。華為工程師也坦言，韜定律還面臨很多挑戰。當下全球產業鏈圍繞摩爾定律構建了一整套標準、設備以及預期，韜定律要真正成為定律，顯然需要讓整個產業願意跟着這條路線重構協作方式。

羅馬不是一天建成的，新的突圍確實剛剛開始。但有一點毫無疑問：那些單純依賴製程領先吃溢價的商業模式，一定會遭受猛烈衝擊。未來全球半導體的競爭格局，將從「一個維度定勝負」變成封裝、存儲、互聯、架構多維度的系統集成能力之爭。這一方面，擁有全球最完善的電子信息產業鏈、最龐大的工程師團隊、最充足的成熟製程產能、最頂尖的系統集成能力的中國，顯然佔據獨特優勢。

（來源：大公報A5：要聞 2026/05/27）